这是一个创建于 2414 天前的主题，其中的信息可能已经有所发展或是发生改变。
 |
1
whileFalse 2018-04-19 21:10:16 +08:00
介是虾米语言
|
 |
2
gnomeek 2018-04-19 21:17:23 +08:00 via iPhone
@whileFalse verilog
|
 |
3
Justin13 2018-04-19 21:17:37 +08:00 via Android
记得毕业第二年回母校做校招，看见留级的同学做着我出的笔试题。感受比这复杂多了。。
|
 |
4
ruimz 2018-04-19 21:27:13 +08:00 via iPhone
这些并行语言跟其他高级语言思想思维方式都不一样的。当时刚开始学的时候，quartus 老报错超过 250 个迭代😬
|
 |
5
murmur 2018-04-19 21:31:34 +08:00  1
if 应该会被翻译成各种触发器或者与非门吧
我当时写 verilog 和 vhdl 的时候还没有循环呢 谁能理解 for(i=0;i<8;i++){a[i]=b[i]}会展开成在一个时序就走完的 两个模块 8 根线连起来的电路 想写循环的话必须自己上时钟模块和状态机 反正 c 语言学的越好的写 verilog 写的越惨 当然貌似有 systemc 不过我当时学的时候这东西还只能仿真 不知道现在还能不能综合出电路来 |
Select Language